应材科磊新型半导体设备到位FinFET量

鳍式电晶体（FinFET）量产良率可望大幅提升。1x纳米FinFET制程采用崭新 D电晶体结构、多重曝光技术，使得晶圆检测和制程控制问题更加棘手；为此，应用材料（Applied Materials）及科磊（KLA-Tencor）等半导体设备厂近期竞相发表新型晶圆、光罩及图案成形检测系统，期克服FinFET叠层对准、缺陷监测等挑战，使良率达到商用量产等级。

KLA-Tencor表示，相较于传统平面式电晶体，FinFET是极复杂的 D电晶体结构，涉及许多新的制程步骤，尤其是鳍片成形和良率问题丛生，以及伴随着多重曝光制程而生的叠层对准、缺陷检测等技术困难度遽增，导致各大晶圆厂导入速度不如预期；而这些挑战亟需晶圆厂、半导体设备商和业者加强合作，发展一套制程控制策略，方能快速解决FinFET制程量产问题并提升良率。

晶圆厂当前面临FinFET晶圆量产关键挑战在于须准确测量各种参数，如鳍片侧壁角度、薄膜层积厚度或图形叠层对准误差等资讯，以确保生产良率。此外，制程节点迈入1x纳米后，晶圆代工业者亦须因应线宽急遽微缩的情况，引进多重曝光、隔离层间距分割技术，因而也衍生更多的制程步骤及设备控制问题。

尤其在双重曝光微影制程中，晶圆测量和制程控制系统首重层内叠层对准误差、层间叠层对准误差两方面的资讯回馈，以及图案成型分析能力。KLA-Tencor指出，该公司透过新一代电浆、雷射扫描光罩检测系列方案，再无缝连接电子束（E-Beam）晶圆缺陷检测系统，可掌握多层光罩的关键缺陷并监测良率；至于新型图案成型控制系统则针对 D电晶体结构的多个维度、叠层对准需求，广泛搜集资料进行表征、最佳化和监测，协助晶圆厂评估繁杂步骤对最终图案的影响。 目前台积电、联电、英特尔（Intel）和三星（Samsung）正争分夺秒部署14/16纳米FinFET制程，新一代晶圆检测和控制系统问世可谓及时雨，将能大幅推进FinFET商用量产脚步。

下一阶段最终达到2013年的699万峰值。，半导体业将跨入10纳米以下FinFET制程、 D晶圆堆叠的世代，届时晶圆检测将更加复杂，甚至连半导体材料都可望全面换新。为抢占市场先机，应用材料近期已发布新一代物理气相沉积（PVD）系统，以先进的可调式氮化钛（TiN）硬式光罩技术实现10纳米以下制程的微型铜导线曝光图像制作。

10纳米晶圆的层与层之间将有多达上百亿个导孔或垂直导线，金属硬式光罩层功用便是保持这些软性超低电介质（ULK）中的铜导线和导孔图形完整性；然而，随着制程节点缩小，硬式光罩层压缩应力使图样变形或倒塌的风险加剧，因此应用材料遂以可调式硬式光罩达成应力调整，以优化临界尺寸（CD）线宽控制与导孔堆叠对位效能。

至于2.5D或 D晶圆级封装，矽穿孔（TSV）将是不可或缺的技术，而相关挑战包括精准测量TSV Z轴高度、TSV直径、衬垫临界尺和配准（Registration）等。KLA-Tencor认为，此将形成另一道晶圆检测技术分水岭再从容抄号。如果是买家电产品，驱动半导体设备设计革命。